佳能：通過改進光罩，納米壓印設(shè)備可以生產(chǎn)2nm芯片！

業(yè)界來源：芯智訊 2023-12-26 13:38:15

日本光刻機大廠佳能（Canon）在今年10月13日宣布推出可以制造尖端芯片的納米壓印（Nanoprinted lithography，NIL）設(shè)備FPA-1200NZ2C之后，佳能首席執(zhí)行官御手洗富士夫近日在接受采訪時再度表示，該公司新的納米壓印技術(shù)將為小型半導(dǎo)體制造商生產(chǎn)先進芯片開辟一條道路，使得生產(chǎn)先進芯片的技術(shù)不再只有少數(shù)大型半導(dǎo)體制造商所獨享。

納米壓印技術(shù)并不利用光學(xué)圖像投影的原理將集成電路的微觀結(jié)構(gòu)轉(zhuǎn)移到硅晶圓上，而是更類似于印刷技術(shù)，直接通過壓印形成圖案。在晶圓上只壓印1次，就可以在特定的位置形成復(fù)雜的2D或3D電路圖。

當(dāng)下的5nm制程的先進半導(dǎo)體制造設(shè)備市場，則由ASML的EUV光刻機所壟斷，單臺價格約1.5億美元。

對于接下來更為先進的2nm及以下制程的芯片，ASML也推出了成本更為高昂的High-NA EUV光刻機，單臺價格或?qū)⒊^3億美元，這也使得尖端制程所需的成本越來越高。

相比之下，佳能的目前納米壓印技術(shù)將可以使得芯片制造商不依賴于EUV光刻機就能生產(chǎn)最小5nm制程節(jié)點的邏輯半導(dǎo)體。

佳能半導(dǎo)體設(shè)備業(yè)務(wù)部長巖本和德還表示，如果改進光罩，納米壓印甚至可以生產(chǎn)2nm先進制程的芯片。

佳能的納米壓印技術(shù)或許將有機會幫助佳能縮小其與ASML的差距。

更為關(guān)鍵的是，佳能的納米壓印設(shè)備成本和制造成本都遠低于ASML的EUV光刻機。巖本和德表示，客戶的成本因條件而異，據(jù)估算1次壓印工序所需要的成本，有時能降至傳統(tǒng)曝光設(shè)備工序的一半。而且，因為納米壓印設(shè)備的規(guī)模較小，在研發(fā)等用途方面也更容易引進。

佳能CEO御手洗富士夫此前曾表示，該公司的納米壓印設(shè)備的“價格將比ASML的EUV光刻機低一位數(shù)（即僅有10%）”。

在客戶方面，佳能表示目前收到了半導(dǎo)體廠商、大學(xué)、研究所的很多咨詢，以期待作為EUV設(shè)備的替代產(chǎn)品，使納米壓印設(shè)備備受期待。預(yù)計，該設(shè)備將可用于閃存、個人電腦用DRAM，以及邏輯等多種半導(dǎo)體生產(chǎn)用途上。

責(zé)任編輯：上方文Q